Laporan Akhir Modul 2 - Percobaan 1




1. Jurnal  [Kembali]


      
2. Alat dan Bahan [Kembali]

  • 74LS112
   


  • 7474



  • Switch (SPDT)
SPDT adalah singkatan dari Single Pole Double Throw. Switch jenis ini dapat menghubungkan dan memutuskan satu sambungan arus listrik pada dua arah sambungan.
   

  • Power Supply



  • Logic Probe
Logic Probe digunakan sebagai output


  • Ground

  • Jumper
  •   DClock
clock pada rangkaian berfungsi untuk mengalirkan data agar dapat diproses oleh rangkaian

3. Rangkaian Simulasi [Kembali]





4. Prinsip kerja rangkaian [Kembali]

Terdapat 2 buah rangkaian flip-flop yaitu j-k flip-flop dan D flip-flop. Ada sumber Vcc, 7 buah switch-spdt(B0, B1,...., B6) dan 4 buah logic probe.
    Pada rangkaian D Flip Flop, Karena yang diatur hanya B0 dan B1 saja yang mana terhubung ke input R dan S sedangkan switch yang lain dianggap dont care. Maka yang diperhatikan disini adalah inputan pada R dan S.
    Untuk inputan S, karena B1 = 0 yang dihubungkan pada ground. Maka logika yang masuk pada input S bernilai 0 lalu melewati gerbang NOT sehingga di dalam rangkaian flip flop nya input dari S tadi akan bernilai 1. S = 1
   Untuk inputan R, Karena B0 = 1 yang dihubungkan pada sumber Vcc. Maka logika yang masuk pada input R bernilai 1 lalu melewati gerbang NOT sehingga di dalam rangkaian flip flop nya input dari R tadi akan bernilai 0. R = 0
    Karena S = 1 dan R = 0 maka rangkaian flip flop nya dalam keadaan set sehingga untuk output Q nya akan berlogika 1 dan Q' nya berlogika 0

    Pada Rangkaian J-K Flip Flop, sama halnya dengan yang dijelaskan sebelumnya.
    Untuk inputan S, karena B1 = 0 yang dihubungkan pada ground. Maka logika yang masuk pada input S bernilai 0 lalu melewati gerbang NOT sehingga di dalam rangkaian flip flop nya input dari S tadi akan bernilai 1. S = 1
   Untuk inputan R, Karena B0 = 1 yang dihubungkan pada sumber Vcc. Maka logika yang masuk pada input R bernilai 1 lalu melewati gerbang NOT sehingga di dalam rangkaian flip flop nya input dari R tadi akan bernilai 0. R = 0
    Karena S = 1 dan R = 0 maka rangkaian flip flop nya dalam keadaan set sehingga untuk output Q nya akan berlogika 1 dan Q' nya berlogika 0

5. Video rangkaian [Kembali]




6. Analisa [Kembali]

1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian
 
Jawab :
Ketika input B0 dan B1 berlogika 0, B0 yang terhubung ke R dan B1 yang terhubung ke S kemudian disaat melewati gerbang NOT pada kaki R dan S logika nya akan menjadi 1. Maka untuk hasil output Q dan Q' pada JK flip - flop dan D flip - flop akan bernilai 1 1, sehingga terjadi kondisi toggle / terlarang pada rangkaian tersebut.

2. Bagaimana jika B3 diputuskan / tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?

Jawab :
B3 dihubungkan pada kaki CLK di J-K Flip Flop. Jika Flip Flop diberikan inputan yang berasal dari kaki input R dan S maka untuk Inputan dari kaki J, K dan CLK akan dianggap dont care. Jadi apabila B3 diputuskan tidak akan mempengaruhi output yang ada. Sedangkan jika rangkaian Flip Flop aktif dikarenakan input dari kaki J dan K maka CLK akan memiliki pengaruh pada output yang akan dihasilkan. Jika B3 diputuskan maka Output pada Flip Flop tidak akan mengalami perubahan dikarenakan tidak adanya triger dari kaki CLK dan output akan tetap atau sama seperti kondisi sebelumnya

3. Jelaskan apa yang dimaksud kondisi toggle, not change,dan kondisi terlarang pada flip-flop
   
Jawab :

Kondisi toggle pada flip - flop  adalah suatu kondisi ketika input bernilai 1 1 dan mengakibatkan logika keluaran pada JK flip - flop (Q) bernilai 1 1 juga sehingga menjadi kondisi berkebalikan atau komplemen dari kondisi sebelumnya. Misalnya ketika output sebelumnya 1 0 maka ketika terjadi toggle nilai outputnya menjadi 0 1.

Kondisi not change adalah kondisi tetap. Dimana ketika nilai R dan S bernilai 0 sehingga nilai outputnya sama dengan nilai output sebelumnya.

Kondisi terlarang pada Flip-Flop adalah kondisi ketika input R = 1 dan S = 1 sehingga output Q dan Q' bernilai 1 1 (sama). Kondisi ini dikatakan terlarang karena nilai pada Q' seharusnya berkebalikan dari nilai Q

7. Link Download [Kembali]

Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI UNTUK MATA KULIAH ELEKTRONIKA 2020/2021 Oleh : Muhammad Fahrurrozi 2010952042 Dosen Pengampu : Dr. Darwison, M.T. Referen...