1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
- IC 74LS47
- IC 74192
.jpg)
- 7SEGMENT
- Switch (SPDT)
- Power Supply
- Logic state
- Gerbang OR
- Gerbang NOR
- Ground
3. Rangkaian Simulasi [Kembali]
4. Prinsip kerja rangkaian [Kembali]
Pada percobaan 3 merupakan bentuk rangkaian percobaan aplikasi counter decimal dari rangkaian decoding dan display seven segment. Pada percobaan ini, kaki high SPDT terhubung ke vcc dan kaki low SPDT terhubung ke gorund. Rangkaian ini menggunakan 2 IC yaitu IC 74192 sebagai encoder untuk menghitung keluaran seven segment secara manual dan IC 74LS47 sebagai decoder untuk menerjemahkan bilagan biner menjadi decimal. Pada IC 74192 terdapat 4 input yaitu D0 D1 D2 dan D3 dan output dari D0 - D3 ini yaitu Q0 Q1 Q2 dan Q3. Pada IC ini juga terdapat input pin UP, DN,PL, dan MR. Pin PL merupakan aktif low, ia akan aktif ketika diberikan input berlogika 0. Saat PL aktif maka output sesuai dengan input yaitu dipegaruhi oleh D0-D3. Sedangkan, ketika PL tidak aktif maka D0-D3 dapat diabaikan dan output dapat dilihat dari jenis counter apa yang digunakan. Ketika sumber CLK diberikan pada pin DN dan pin UP berlogika 1 maka outputnya merupakan counter down. Sedangkan ketika sumber CLK diberikan pada pin UP dan pin DN berlogika 1 maka outputnya berupa counter UP.
Untuk IC 74192 diumpankan pada input 74LS47. IC 74LS47 ini memiliki 4 input. Selain itu terdapat pin BI/RBO,RBI, dan LT. RBI yang berfungsi untuk menahan data input. RBI ini bersifat aktif low, ia akan aktif jika diberikan input berlogika 0. Maka dari itu untuk mengaktifkan seven segment RBI harus di set berlogika 1. Sedangkan RBO berfungsi untuk menahan data output, pin RBO sama dengan RBI ya akan aktif ketika diberi input low. Maka dari itu untuk mengatifkan seven segment RBO juga harus diset berlogika 1. Sehingga keluaran pada 7segment dipengaruhi oleh input A-D. Tah hanya itu, output pada IC ini juga diumpankan pada kaki NOR, nantinya keluaran pada kaki NOR diteruskan ke salah satu kaki OR dan input pada kaki satunya lagi diberi sumber CLK yang dihubungkan pada kaki DN. Pada jurnal percobaan, ketika diberikan input B0=0 dan B2 = 1, dan DN mendapat sumber CLK sedangkan UP berlogika 1, maka PL tidak aktif sehingga output yang ditampilkan pada seven segment yaitu counter down. Begitu juga ketika diberikan input B0=1 B2=0 maka outputnya yang ditampilkan yaitu angka 0, hal ini dikarenakan pada pin MR nya aktif.
5. Video rangkaian
[Kembali]
6. Analisa [Kembali]
1. Analisa output yang dihasilkan tiap kondisi?
Kondisi pertama, B0 = 0 dan B2 = 0 maka Pload dan master reset tidak aktif jadi untuk output yang dihasilkan dihasilkan seven segment akan sesuai dengan input yang diberikan. Input A adalah 2^0, B = 2^1, C = 2^2 dan D = 2^3
Kondisi kedua B0 = 0 dan B2 = 1 artinya Pload aktif maka outputakan bergantung dari pengaruh sinyal clock yang menyebabkan counter. Pada percobaan ini karena sinyal CLK terhubung ke DN maka outputnya counter DOWN.
Kondisi ketiga B0 = 1 dan B2 = 0 maka output yang dihasilkan pada tampilan seven segment adalah 0 karena master reset nya aktif sehingga nilai direset ke nilai 0
Kondisi keempat B0 = 1 dan B2 = 1 maka output yang dihasilkan pada tampilan seven segment adalah 0 karena master reset nya aktif sehingga nilai direset ke nilai 0
2. Analisa pengaruh IC counter pada rangkaian?
pengaruhnya untuk menentukan output yang dihasilkan apakah counter up atau counter down. Hal ini ditentukan dari sinyal clock yang terhubung ke inputnya. Jika terhubung ke DN maka counter Down dan sebaliknya
3. Analisa fungsi 2 gerbang OR pada rangkaian?
Fungsi gerbang OR yaitu untuk menghasilkan 0 jika semua masukannya diberi logika 0 dan jika tidak akan menghasilkan logika 1. Pada rangkaian terdapat gerbang NOR yang mengubang 4 inputan dari Q0 Q1 Q2 Q3 menjadi 1 output logika saja. Sedangkan Gerbang OR untuk mengubah 2 input menjadi 1 output
7. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar