Laporan Akhir Modul 1 - Percobaan 1




1. Jurnal  [Kembali]

      


2. Alat dan Bahan [Kembali]


  1. Gerbang Not

Gerbang NOT disebut juga sebagai rangkaian inventer (pembalik) yang mana input akan berkebalikan dari outputnya.

         

2. Gerbang AND

Gerbang AND merupakan gerbang yang menggunakan prinsip perkalian.  Nilai output akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol.
   



 3. Gerbang OR

Gerbang OR merupakan gerbang yang menggunakan prinsip penjumlahan. Output akan bernilai 1 jika salah satu kaki inputnya bernilai 1, apabila semua inputnya berlogika 0 maka outputnya bernilai 0
   


4. Gerbang X-OR

Gerbag XOR merupakan gerbang eksklusif OR. Output akan bernilai 1 apabila jumlah input logika 1-nya berjumlah ganjil dan akan bernilai 0 apabila jumlah input logika 1-nya berjumlah genap
  



    5. Gerbang NAND

Gerbang NAND adalah Gerbang inverter(kebalikan) dari gerbang AND yang mana prinsip perkaliannya di not-kan.
  


6. Gerbang NOR

Gerbang NOR adalah gerbang inverter(kebalikan) dari gerbang OR yang mana prinsip penjumlahannya di not-kan
  


7. Gerbang XNOR

Gerbag XNOR merupakan gerbang eksklusif NOR. Output akan bernilai 0 apabila jumlah input logika 1-nya berjumlah ganjil dan akan bernilai 1 apabila jumlah input logika 1-nya berjumlah genap
   


8. Logics State
    
Logic State dapat dijadikadikan sebagai input
   


9. Logic Probe
  
 Logic Probe digunakan sebagai output
 



10. DClock

clock pada rangkaian berfungsi untuk mengalirkan data agar dapat diproses oleh rangkaian


3. Rangkaian Simulasi [Kembali]

 





4. Prinsip kerja rangkaian [Kembali]

Pertama-tama terdapat output yang dihasilkan oleh input yang masuk ke berbagai gerbang logika, input yang digunakan disini adalah VCC, untuk gerbang logika terdapat 7 macam gerbang logika antara lain NOT, AND, OR, XOR, NAND, NOR X-NOR. untuk outputnya menggunakan logic probe

    Ketika logika pada input B1=0, dialirkan ke input gerbang NOT maka output dari gerbang NOT akan berlogika 1 dikarenakan output dari gerbang NOT adalah kebalikan dari inputnya. 
 
   Ketika logika pada input B1=0 dan B0=1, dialirkan ke input gerbang AND maka output dari gerbang AND akan berlogika 0 dikarenakan gerbang AND akan mengalikan semua input yang masuk. Sehingga, jika salah satu input berlogika 0 maka outputnya akan berlogika 0, begitu pula jika sebaliknya.

    Ketika logika pada input B1=0 dan B0=1, dialirkan ke input gerbang OR maka output dari gerbang OR akan berlogika 1 dikarenakan gerbang OR akan menjumlahkan semua input yang masuk. Sehingga, jika salah satu input berlogika 1 maka outputny akan berlogika 1.

   Ketika logika pada input B1=0 dan B0=1, dialirkan ke input gerbang XOR maka ouput dari gerbang XOR akan berlogika 1 dikarenakan gerbang X-OR akan menjumlahkan semua input yang masuk dan outputnya sesuai dengan hasil dari penjumlahan input dari gerbang XOR. Jika jumlah input logika 1nya berjumlah ganjil(1,3,5,..), maka output dari gerbang XOR akan berlogika 1. JJika jumlah input logika 1nya berjumlah genap(0,2,4,..), maka output dari gerbang XOR akan berlogika 0.

   Ketika logika pada input B1=0 dan B0=1, dialirkan ke input gerbang NAND maka output dari gerbang NAND akan berlogika 1 dikarenakan gerbang NAND akan mengalikan semua input yang masuk lalu dinot-kan dan output dari gerbang NAND adalah kebalikan dari prinsip gerbang AND. Jika salah satu input berlogika 0 maka outputnya akan berlogika 1.

   Ketika logika pada input B1=0 dan B0=1, dialirkan ke input gerbang NOR maka output dari gerbang NOR akan berlogika 0 dikarenakan gerbang NOR akan menjumlahkan semua input yang masuk dan output dari gerbang NOR adalah kebalikan dari hasil penjumlahan inputnya. Jika salah satu input berlogika 1 maka outputnya akan berlogika 0.

  Ketika logika pada input B1=0 dan B0=1, dialirkan ke input gerbang XNOR maka output dari gerbang XNOR akan berlogika 0 dikarenakan gerbang XNOR akan menjumlahkan semua input yang masuk dan outputnya sesuai dengan hasil dari penjumlahan input dari gerbang XNOR. Jika jumlah input logika 1nya berjumlah ganjil(1,3,5,..), maka output dari gerbang XNOR akan berlogika 0. Jika jumlah input logika 1nya berjumlah genap(0,2,4,..), maka output dari gerbang XNOR akan berlogika 1.

Kemudian VCC diganti dengan DCLOCK untuk melihat bentuk gelombang yang terbentuk dari setiap gerbang logika. Kaki NOT yang awalnya dihubungkan ke B1 di pindahkan ke Dclock, dan juga kaki dari gerbang lainnya yang awalnya terhubung ke B1 dipindahkan ke Dclock. 

  Ketika logika input untuk NOT dari Dclock di outputnya itu berubah dari 1 lalu ke 0 dan begitu seterusnya, sehingga gelombang persegi dimulai dari 1.

  Ketika logika input B1=0 dan Dclock, maka untuk gerbang logika AND itu dimulai dari 0 dan tidak ada perubahan logika. Ketika B1= 1 dan ada nya Dclock gerbang AND itu berubah dari 0 ke 1 dan begitu seterusnya.

  Ketika B1=0 dan  Dclock, pada gerbang logika OR itu berubah dari 0 ke 1 sehingga gelombang dari 0 naik ke 1 dan seterusnya. Ketika B1=1 dan Dclock maka gerbang logika OR itu hanya berlogika 1.

  Ketika B1=0 dan Dclock, maka output gerbang Logika XOR itu berubah dari 0 ke 1 dan seeterusnnnya. Ketika B1=1 dan Dclock output gerbang XOR berubah dari 1 ke 0 sampai seterusnya.

  Ketika B1=0 dan Dclock, maka output gerbang logika NAND itu tetap di 1. Ketika B1=1 dan Dclock maka NAND outputnya dari 1 ke 0 dan seterusnya.

  Ketika B1 = 0 dan Dclock, maka output gerbang logika NOR itu berubah dari 1 ke 0 dan seterusnya. Ketika B1=1 dan Dclock maka gerbang logika itu tetap 0.

  Ketika B1=0 dan Dlock, maka output gerbang logika XNOR itu berubah dari 1 ke 0 dan seterusnya. Ketika B1=1 dan Dclock maka XNOR itu berubah dari 0 ke 1 dan seterusnya.

Dapat disimpulkan dari bentuk sinyal keluaran tiap gerbang logika yang telah di uji sudah sesuai dengan prinsip dasarnya. Misal untuk gerbang AND bentuk sinyalnya akan berkebalikan dengan bentuk sinyal gerbang NAND, ini dikarenakan gerbang NAND merupakan invers (kebalikan) dari gerbang AND dan terbukti dengan percobaan yang telah dilakukan. Begitu juga untuk gerbang yang lain (OR dengan NOR, XOR dengan XNOR)

Dan pada percobaan yang telah dilakukan, untuk tabel dari setiap gerbang logika yang ada berdasarkan percobaan yang dilakukan telah sesuai dengan tabel kebenaran yang ada pada dasar teori sebelumnya.

5. Video rangkaian [Kembali]


6. Analisa [Kembali]
  1. Gerbang AND
        Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Dimana, hasil outputnya akan bernilai 1 jika semua nilai input 1, dan apabila salah satu atau lebih nilai input 0 maka output akan bernilai 0. 

    2. Gerbang OR

        Gerbang OR merupakan gerbang logika yang memiliki prinsip kerja penjumlahan. Apabila salah satu atau lebih input bernilai 1 maka output akan bernilai 1, dan nilai output akan bernilai 0 jika semua input bernilai 0. Seperti pada percobaan, ketika input B1 = 1 dan B0 = 0maka outputnya yaitu 1.

    3. Gerbang X-OR
    
        X-OR merupakan gerbang yang bersifat ekslusif, prinsip kerja dari X -OR yaitu jika input logika 1 berjumlah genap (0,2,4,..) maka hasil output yaitu 0 dan jika input logika 1 berjumlah ganjil(1,3,5,...) maka hasil outputnya yaitu 1. Seperti pada percobaan, diberikan input B0 = 1 dan B1 = 1  , maka input logika 1 yaitu berjumlah genap sehingga hasil output yaitu 0.

    4. Gerbang XNOR
        
        Gerbang XNOR (eksklusif Not-OR) memiliki prinsip kerja seperti X-OR yang diinverterkan. Ketika input logika 1 berjumlah genap (0,2,4,...) maka hasil output bernilai 1, dan jika input logika 1 berjumlah ganjil(1,3,4,...), maka hasil outputnya bernilai 0. 

5. Gerbang NAND

    Gerbang NAND ini merupakan Gerbang AND yang di inverskan. Gerbang NAND menggunakan prinsip perkalian yang dinot-kan. Jadi Jika salah satu input berlogika 0 maka outputnya akan berlogika 1(0.0=0) lalu dinot-kan sehingga menjadi 1.

7. Link Download [Kembali]

Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI UNTUK MATA KULIAH ELEKTRONIKA 2020/2021 Oleh : Muhammad Fahrurrozi 2010952042 Dosen Pengampu : Dr. Darwison, M.T. Referen...